HBE-Combo Ⅱ

제품소개
H/W 및 블록도
분야/교육/취업
기타

1. 제품 특징

FPGA 디바이스의 유연성과 확장성을 고려하여 ALTERA와 XILINX 디바이스의 교체 사용이 가능하도록 모듈화 하였습니다.

Device Module 에 FPGA 디바이스와 Configuration 디바이스 오실레이터를 직접 장착하여 사용이 가능하므로, 모듈에 독립전원을 공급하여 단독 사용이 가능하게 구성 하였습니다.

Clock Control Block을 이용하여 0Hz~50MHz의 16종류 Base 클럭과 모듈의 User 클럭을 입력받아 사용할 수 있도록 구성하였으며, 이러한 클럭의 선택은 FPGA 모듈의 User Clk EN 스위치를 이용하여 선택할 수 있습니다.

사용자가 제작한 입출력 장치들을 인터페이스 할 수 있도록 50 pin X 2 개의 확장용 포트를 두어 보드 이외의 곳에 데이터를 제어하여 사용할 수 있도록 구성하였으며, 보드 상단에 확장 포트를 두어 전용 모듈을 장착하여 실험이 가능하도록 구성하였습니다.

다양한 작업(FPGA Download, PROM Program)에 사용되는 PC와의 연결을 하드웨어 모듈을 이용하여 손쉽게 프로그램 할 수 있도록 구성 하였습니다.

※ALTERA, XILINX 디바이스 모듈 교체 및 다양한 응용 모듈을 활용한 교육용 플랫폼

Altera : Quartus II
Xilinx : ISE

1. FPGA 모듈
2. Button S/W
3. KEYPAD
4. Dip S/W
5. High Brightness LED
6. 7-Segment
7. DOT Matrix
8. VFD(Vacuum Fluorescent Display)
9. Step Motor
10. SRAM
11. IrDA
12. Piezo
13. VGA Port
14. UART Port
15. USB to Serial Port
16. PS/2 Port
17. Clock Control Block
18. Expansion Port 1, 2
19. Expansion Board

항 목	사 양
FPGA Device (선택)	ALTERA : Cyclone II Series (EP2C35~70F672), User I/O : 408 pin XILINX : Spartan-3 Series (XC3S1000~4000FG676), User I/O : 391 ~ 408 pin
Configuration ROM (선택)	ALTERA : EPCS16 XILINX : XCF08PVO48 or XCF16PVO48
SRAM	256K x 16 bit High Speed Static RAM
Flash Memory	128 Mbit Embedded Flash Memory (Option)
Clock	50MHz base board Oscillator 1ea, Ext User clock
VGA Port	1024 x 768 Resolution 24-Bit True-color VGA port 1ea
USB Port	USB to Serial Interface
Serial UART Port	RS232 UART Port 2ea (FPGA I/O)
PS/2 Port	PS / 2 Keyboard or PS/2 Mouse port 1ea
Keypad	3 x 4 KeyPad Switch
Input Button	User Push Button 6ea
Input Bus Switch	User 8 bit DIP Switch 2ea
High Brightness LED	User LED Displays 8ea
7-Segment	4 Digit 2ea (Total 8 Digit)
VFD	16 x 2 Vacuum Fluorescent Display 1ea
Dot Matrix	10 x 14 Dot-matrix 5 x 7 Dot-matrix 4ea
Piezo	5V Input Piezo 1ea
Step Motor	Step Motor with Phase LED 1ea
Sensor	Magnetic Sensor 1ea
IrDA	Compliant 4Mbps 3V Infrared Transceiver
Expansion Port	25 x 2 I/O Expansion port 2ea(Support total 92 pin), 5V Supply
Expansion Board	25 x 2 I/O Expansion port 1ea(Support total 44 pin), 5V, 12V Supply
Power	Input 220V/60Hz AC/Output : +5V, +3.3V, +2.5V, +1.8V, +1.2V
CD	매뉴얼 및 예제 CD 1ea
Manual	User’s Guide
Accessory	220V power cable 1ea Serial cross cable 1ea Parallel cable 1ea ALTERA ByteBlaster II download cable or XILINX Parallel download cable 1ea

구 분		사 양
	이론 부문	1. 개요 2. 처음 사용하기 3. 제품 사용하기 4. 설계S/W 기본사용법 5. HBE-COMBO II 6. COMBO II를 이용한 실험실습 7. 부록
	실습 부문	1. VHDL 기초 이론 2. SCHEMATIC & VHDL 실습 3. ALTERA QUARTUS II 이해하기 4. XILINX ISE 이해하기 5. HBE-COMBO II 100% 활용하기 6. 부록
	실습 부문	제1장 Verilog HDL 문법 1. Verilog HDL의 개요 2. 자료형과 연산자 3. 게이트 수준 모델링 4. 할당문 5. 행위 수준 모델링 6. 구조적 모델링 7. Task와 함수 8. 컴파일러 지시어 9. 시스템 Task와 시스템 함수 제2장 Verilog HDL을 이용한 하드웨어 모델링 10. 조합논리회로 모델링 11. 순차회로 모델링 제3장 FPGA 구현 실습 12. FPGA 구현 실습장비(HBE-COMOⅡ) 13. Xilinx ISE를 이용한 설계 구현 14. Altera QuartusⅡ를 이용한 설계 구현 15. 조합논리회로 설계 및 구현 실습 16. 순차논리회로 설계 및 구현 실습
Altera Quaretus II를 이용한 디지털 논리 회로 설계“ [한티미디어]		1. ALTERA Quartus II 개요 2. ALTERA Quartus II Schematic Editor 3. ALTERA Quartus II Compiler 4. ALTERA Quartus II Timing Analyzer 5. HBE-COMBO II 트레이닝 키트의 사용법 6. Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기 설계 7. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용) 설계 8. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용) 설계 9. Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기 설계 10. ALTERA Quartus II의 VHDL 문법과 실습 11. VHDL을 사용하여 설계한 4비트 2진 덧셈기 설계 12. VHDL을 사용하여 설계한 4비트 2진 뺄셈기 설계 13. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용) 설계 14. VHDL을 사용하여 설계한 4비트 2진 곱셈기 설계
Xilinx ISE WEB PACK을 이용한 디지털 논리 회로 설계” [한티미디어]		1. Xilinx ISE WebPACK 개요 2. Xilinx ISE WebPACK Schematic Editor 3. Xilinx ISE WebPACK Design Implement 4. Xilinx ISE WebPACK Simulator 5. Xilinx ISE WebPACK Timing Analyzer 6. HBE-COMBO II 트레이닝 키트의 사용법 7. Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기 설계 8. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용) 설계 9. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용) 설계 10. Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기 설계 11. Xilinx ISE WebPACK의 VHDL 문법과 실습 12. VHDL을 사용하여 설계한 4비트 2진 덧셈기 설계 13. VHDL을 사용하여 설계한 4비트 2진 뺄셈기 설계 14. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용) 설계 15. VHDL을 사용하여 설계한 4비트 2진 곱셈기 설계

[Stereo Audio Codec]

	●4개의 Stereo-Audio Jack ●4개의 제어용 버튼 스위치 ●AIC23B(Stereo Codec) - 90dB SNR ADC - 100dB SNR DAC - 8KHz ~ 96 KHz Sampling Frequency

[Vending Machine]

	●모듈을 이용한 자판기 구현 ●Text LCD - 16x2 - 자판기 상태 및 아이템, 가격 표시 ●Button S/W - 아이템 선택 - 현금 입력 및 반환 ●LED - 아이템 출력 상태 표시 - 버튼 입력 표시

[AVR]

	●ATmega128L과의 인터페이스를 위한 실험, 실습 환경 제공 ●Process - Atmega128L - 4KBytes SRAM, EEPROM - 128K Bytes Flash - ADC ●Sensor - Temperature &Humidity Sensor - Distance Measuring Sensor - Photosensitive Resistance Sensor

[Traffic Lights]

	●Green, Yellow, Red의 3색 PLCC LED ●입체감을 위한 PCB 구성 ●LED를 이용한 신호등 처리 ●차량 및 보행자 신호등

HBE-Combo II SoC를 이용한 Simple SoC Design!

1. 제품 개요

HBE-ComboⅡ SoC는 실제 SoC 설계 과정인 ①SW설계, ②HW 설계, ③SW 및 HW 통합, ④시스템
최적화, ⑤HW 플랫폼을 통한 검증의 단계를 실습 예제를 통하여 교육할 수 있는 환경을 제공합니다.
이에 대한 구체적인 예로 기능이 간단하면서 SoC 설계에 광범위하게 응용되고 있는 JPEG Encoder를
HBE-ComboⅡ 플랫폼을 통해 구현하고 SW적 측면과 HW적 측면에서 최적화하는 과정을 제공합니다.
SW측면에서는 quantize function을 assembly 수준에서 최적화하고 HW측면에서는 DCT를 VHDL로
설계하여 최적화하는 과정을 제공합니다.
설계된 HW IP는 wrapper를 이용하여 ARM7 프로세서와 함께 AMBA AHB버스에 통합하고, 이를 실제
FPGA에 프로그램 함으로써 합성을 위한 VHDL 설계에 대한 기술을 익히고, HW/SW codesign에 대한
지식을 습득하는 것을 목표로 하고 있습니다.

2. 교육 내용

■ SW 최적화
-기본으로 제공되는 JPEG SW 코드에서 quantize function 부분을 assembly로 직접 작성
-이를 통해 ARM7TDMI 코어에 대한 구조 및 SW 설계 능력 및 성능 측정기술 습득

■ HDL을 이용한 HW IP 설계(HW 최적화)
-JPEG을 수행하는데 있어 가장 computation intensive한 부분인 DCT function을 HW로 설계
-ALU나 multiplier같은 resource를 최소한으로 사용하면서 performance를 최대로 하는 설계능력을 습득

■ AHB slave interface를 만족하는 wrapper 설계
-설계한 IP를 AMBA AHB 버스에 통합하기 위한 wrapper 설계 과정을 수행

■ Co-Design에 따른 성능 비교
-준비된 wrapper와 HW IP를 이용하여 ARM7TDMI 프로세서와 함께 버스에 연결하여 전체 시스템을설계하는 과정 습득
-최종 설계한 플랫폼에서 최초 최적화를 하지 않은 pure JPEG 코드와 quantize만을 SW 최적화한 코드 그리고 DCT를 HW로 수행하는 코드를 각각 수행하여 결과를 비교하는 과정 수행

■ FPGA programming
-주어진 FPGA에 구현된 전체 SoC를 프로그램하고 UART를 이용하여 데이터를 컴퓨터를 통해 입력 받아 그 결과를 최종 검증하는 과정을 수행

3. 제공 자료

제공 자료	설계 환경
[제공 IP] ●ARM7TDMI-S Core(Netlist) : 서울대학교에서 제공 ●DCT 및 DCT Wrapper ●UART ●AHB-ROM, AHB-RAM, AHB-GPIO ●AMBA Interface(AHB, Arbiter) [제공 자료] ●교안(각 수행 프로젝트별 프리젠테이션 자료) ●과제 수행을 위한 기본 코드 및 수행결과	●ARM7TDMI 설계환경 : ARM ADS v1.2 ●FPGA 설계환경: ALTERA Quartus II Web Edition v7.1 이상 ●HDL Simulator : Mentor Graphics Modelsim ●HW Debugger : ARM Multi-ICE